Hardware
SIMD, cache, bare-metal e assembly — e por que, numa linguagem interpretada, a resposta honesta é quase sempre 'não se aplica'.
Otimização de hardware — vetorização, localidade de cache, instruções específicas — acontece abaixo do interpretador. Numa linguagem interpretada sobre o CPython, o custo de despachar cada nó da árvore domina qualquer efeito de cache em três ordens de grandeza. Fingir o contrário seria documentar o que não acontece.
| Quer | Aqui | Página |
|---|---|---|
| SIMD, conta vetorizada | a ponte para o numpy, que é vetorizado | A ponte |
| chamar código nativo | Arcane.C | FFI |
| layout de memória exato | Arcane.Estrutura | Estruturas |
| vários núcleos | P.map_processos | Concorrência |
| bare-metal, kernel, assembly | não se aplica | O mapa |
dataforge
adopt Arcane.C as C
assert C.endianness() in ["little", "big"]
assert C.tamanho_de("ponteiro") in [4, 8] // 32 ou 64 bits